Architect Labs показала систему, которая от высокоуровневой спецификации двух…

🌟 Architect Labs показала систему, которая от высокоуровневой спецификации двух человек-архитекторов автономно сгенерировала процессорный модель, RTL-дизайн, верификационную среду, формальные доказательства, прошивку и кернелы для ИИ-ускорителя Redwood — без человеческого участия ниже уровня спецификации. Каждый блок достиг 95% покрытия тестами, а изменения спецификации переверифицировались и передеплоились на железо меньше чем за 48 часов.

Важная оговорка, которую честно подсвечивает разбор alphaXiv: заявленный прирост в 3,4x производительности на ватт против Jetson Orin Nano — это проекция на будущий ASIC-чип (Samsung 8нм), а не измеренный результат. Реально измеренная FPGA-версия (Redwood Nano) пока проигрывает Jetson в лоб — 12,1 токена/сек против 28 у конкурента, из-за более слабой памяти (LPDDR4 против LPDDR5). Спроецированные 49 токенов/сек на будущем чипе — консервативная экстраполяция с текущих FPGA-замеров, а не готовый результат на кремнии.

✅ Самая интригующая деталь — Qwen, запущенная на Redwood, помогала проектировать следующее поколение самого Redwood, что авторы называют ранним шагом к рекурсивному самоулучшению в железе, а не только в софте.
Тейпаут, физический дизайн и пост-силиконовая валидация — всё ещё впереди, так что реальную проверку заявленных цифр мы увидим ещё не скоро.

❓ Впечатляет вас скорость итерации через ИИ-дизайн чипов, или смущает разрыв между «спроектировано за 2 недели» и «реально работает на кремнии»?